Electrical Circuits
Resistive networks

Kaynak temelli Türkçe çalışma notları

7 Kasım 2026

Okuma notu

Kavramlar İngilizce adları ve Türkçe karşılıklarıyla açıklanır. Kaynak kimlikleri dosya inceleme raporunda karşılık bulur. Hazırlık örnekleri ile çıkmış final soruları ayrı etiketlenmiştir. Güncel vize kapsamı resmi duyuruyla doğrulanmamıştır.

İçindekiler

1 Resistive Networks and Circuit Reduction **2**

1.1 Ohm's Law ve conductance . . . 2
1.2 Series bağlantı: Ortak current neden zorunludur? . . . 2
1.3 Parallel bağlantı: Ortak voltage neden zorunludur? . . . 3
1.4 Voltage Divider: Formülün türetilmesi . . . 3
1.5 Current Divider: Payda neden ters görünür? . . . 4
1.6 Yeni fotoğrafın ayrıntılı çözümü: Çok source'lu parallel devre . . . 4
1.7 Open Circuit ve Short Circuit . . . 4
1.8 Delta–Wye Transformation: Uç adlarıyla öğrenmek . . . 5
1.9 Yeni defterdeki bridge network: 36 V örneği [K0571] . . . 5
1.10 Reduction yapamadığında ne yapmalısın? . . . 5

1 Resistive Networks and Circuit Reduction

Hedef ve kaynaklar

Ohm's Law (Ohm kanunu), equivalent resistance (eşdeğer direnç), series/parallel (seri/paralel), voltage divider (gerilim bölücü), current divider (akım bölücü), loaded divider (yüklü bölücü) ve delta–wye transformation (üçgen–yıldız dönüşümü). Kaynaklar: Week 2–3 [K0181–K0182], BZ203 Lec 2 [K0214], yeni notlar [K0567–K0572].

1.1 Ohm's Law ve conductance

Pozitif dirençli, doğrusal resistor için PSC kullanıldığında $v = Ri$. Conductance (iletkenlik) $G = 1/R$ olup siemens (S) ile ölçülür; böylece $i = Gv$ yazılabilir. Nodal Analysis'de conductance kullanmak paralel branch'leri toplarken işleri kolaylaştırır.

Direnç birimi ohm'dur: $1\Omega = 1$ V/A. Resistance sabitken voltage iki katına çıkarsa current iki katına, power dört katına çıkar. Bu yüzden nominal power rating (anma güç sınırı) aşılmamalıdır.

Power rating örneği

80 kΩ, 2 W resistor için izin verilen maksimum current nedir?

Çözüm


$P = I^2R$ kullanılır: $I_{max} = \sqrt{2/80000} = 0.005$ A $= 5$ mA. Birim kontrolü $\sqrt{\text{W}/\Omega} = \text{A}$. Kaynak [K0020] review question 2.4; bu kaynak bir ders kitabı soru derlemesidir, doğrulanmış vize değildir.

1.2 Series bağlantı: Ortak current neden zorunludur?

İki elemanın ortak node'unda üçüncü bir branch yoksa current bir elemandan çıkıp diğerine girmek zorundadır. KCL gereği current'ları eşittir. Bu series bağlantıdır. Elemanların çizimde yan yana görünmesi yeterli değildir.

$$R_s = R_1 + R_2 + \cdots + R_n.$$

Eşdeğerlik, dışarıdan bakıldığında aynı terminal voltage–current ilişkisini üretmek demektir. İç elemanların ayrı ayrı power değerlerini hesaplamak için indirgemeyi geriye doğru açmak gerekir.



Toplam resistance 6 kΩ; current $12/6 = 2$ mA. Voltage drops sırasıyla 4 V ve 8 V. Toplamı 12 V. Her resistor aynı current taşır fakat voltage düşümleri eşit değildir.

1.3 Parallel bağlantı: Ortak voltage neden zorunludur?

İki elemanın iki ucu da aynı iki node'a bağlıysa voltage'ları aynıdır. Current'lar resistance değerine göre bölünür:

$$G_p = \sum_k G_k, \qquad \frac{1}{R_p} = \sum_k \frac{1}{R_k}.$$

İki resistor için $R_p = R_1R_2/(R_1 + R_2)$. n tane eşit R resistor paralelse $R_p = R/n$. Pozitif resistance'larda equivalent parallel resistance, en küçük branch resistance'ından küçüktür. Sonuç 2 kΩ ile 6 kΩ paraleli için 8 kΩ çıkarsa mutlaka hata vardır; doğru değer 1.5 kΩ'dur.

Parallel bağlantıyı görmek için aynı node'ları A, B, C diye renklendir veya etiketle. Çizimi bükmek, döndürmek ya da tel uzunluğunu değiştirmek topology'yi değiştirmez. Yeni fotoğraf K0569'da farklı çizilen aynı iki-node bağlantılarının amacı budur.

1.4 Voltage Divider: Formülün türetilmesi

Series R_1, R_2 üzerinde toplam V_s varsa ortak current $I = V_s/(R_1 + R_2)$ olur. R_2 üzerindeki voltage:

$$V_2 = IR_2 = V_s\frac{R_2}{R_1 + R_2}.$$


Payda, ortak current'ın geçtiği toplam resistance; pay ise voltage'ı istenen resistor'dır. $V_1 + V_2 = V_s$ kontrolü yapılabilir. Birden fazla series resistor için $V_k = V_{toplam}R_k/\sum R$.

Loaded divider hatası

Output'a load R_L bağlanınca R_2 artık tek başına değildir; $R_2 \parallel R_L$ oluşturur. Eski divider sonucunu kullanamazsın. Bir voltmetrenin ideal input resistance'ı sonsuz kabul edilir; gerçek voltmetrede sonlu input resistance da aynı yükleme etkisini üretir.

Unloaded ve loaded voltage divider


$V_s = 12$ V, $R_1 = 2$ kΩ, $R_2 = 4$ kΩ. Output, R_2 üzerindedir. Önce unloaded, sonra $R_L = 4$ kΩ ile loaded output'u hesaplayınız.



Çözüm

Unloaded $V_o = 12\cdot4/(2+4) = 8$ V. Loaded durumda $R_{alt} = 4 \parallel 4 = 2$ kΩ; $V_o = 12\cdot2/(2+2) = 6$ V. Source current $12/4 = 3$ mA'dir. Alt branch'lerin her biri $6/4 = 1.5$ mA taşır; KCL ile toplam 3 mA. Yük eklenince voltage 8 V'tan 6 V'a iner.

1.5 Current Divider: Payda neden ters görünür?



Toplam I_s, paralel R_1 ve R_2 arasında bölünsün. Önce ortak voltage $V = I_s(R_1 \parallel R_2)$ bulunur. Sonra $I_1 = V/R_1$:

$$I_1 = I_s \frac{R_2}{R_1 + R_2}, \qquad I_2 = I_s \frac{R_1}{R_1 + R_2}.$$

Current'ı istenen resistor paydada kendi R_1'iyle bölündüğü için sadeleştirme sonunda diğer resistance paya gelir. Küçük resistance daha büyük current taşır. Genel ve daha az karışan biçim:

$$I_k = I_s \frac{G_k}{\sum_j G_j}.$$

Bu formül, paralel grubun tamamına giren net current biliniyorsa geçerlidir. Parallel voltage source varsa voltage zaten sabittir; önce $I_k = V/R_k$ kullanmak daha kolaydır.

1.6 Yeni fotoğrafın ayrıntılı çözümü: Çok source'lu parallel devre

K0572'de parallel resistor'lar 18, 9, 12 ve load 12 kΩ; current source'lar 1 mA yukarı, 4 mA aşağı, 2 mA yukarıdır. Üstten alta resistor current'larını pozitif alalım. Net yukarı source current $1-4+2 = -1$ mA'dir.

$$G_{toplam} = \frac{1}{18} + \frac{1}{9} + \frac{1}{12} + \frac{1}{12} = \frac{1}{3} \text{ mS}.$$

Dolayısıyla $V = -1/(1/3) = -3$ V. Load current $I_L = -3/12 = -0.25$ mA; gerçek yön yukarıdır. Diğer branch current'ları $-1/6$, $-1/3$ ve $-1/4$ mA olup load ile toplamları -1 mA eder.

Alternatif current-divider çözümü: load dışındaki $18 \parallel 9 \parallel 12 = 4$ kΩ. Bu 4 kΩ ile load 12 kΩ arasında $I_L = (-1) \cdot 4/(4+12) = -0.25$ mA. Defterdeki sonuç böyle doğrulanır.

Fotoğrafın genel KCL satırındaki yön kontrolü

Aynı fotoğrafın üst şemasında i_3 oku yukarı çizilmişken ilk KCL satırında eksi işaretiyle yazılmış görünüyor. O ok yukarı olarak okunuyorsa üst node'a girer ve $i_1 + i_3 + i_4 - i_2 - i_5 - i_6 = 0$ olmalıdır. Alt sayısal örneğin işaretleri ise net source current üzerinden ayrıca kontrol edilmiştir. Ok yönünü formülden tahmin etmek yerine çizimden oku.

1.7 Open Circuit ve Short Circuit

Open circuit (açık devre): current sıfır, voltage genel olarak sıfır olmak zorunda değil. Short circuit (kısa devre): voltage sıfır, current genel olarak sıfır olmak zorunda değil. Bu iki sınır durum hem reduction hem source deactivation hem de Thevenin/Norton hesaplarında kullanılır.

Bir resistor doğrudan ideal wire ile paralelse voltage sıfırdır; $I_R = 0/R = 0$. Akım kısa yoldan geçebilir. Bir branch açık uçla bitiyorsa o branch'teki series resistor üzerinde current ve voltage drop sıfır olur; açık ucun potansiyeli bağlandığı node'a eşit olabilir.

1.8 Delta–Wye Transformation: Uç adlarıyla öğrenmek

Üç terminali A,B,C olan delta için dirençler R_{AB}, R_{BC}, R_{CA} olsun. Wye merkezini O, dış kollardaki resistance'ları R_A, R_B, R_C olarak adlandıralım. $S = R_{AB} + R_{BC} + R_{CA}$ tanımıyla:


$$R_A = \frac{R_{AB}R_{CA}}{S}, \quad R_B = \frac{R_{AB}R_{BC}}{S}, \quad R_C = \frac{R_{BC}R_{CA}}{S}.$$

Her wye kolunun payında, o terminale değen iki delta resistance'ı bulunur. Ters dönüşümde $P = R_AR_B + R_BR_C + R_CR_A$:

$$R_{AB} = \frac{P}{R_C}, \quad R_{BC} = \frac{P}{R_A}, \quad R_{CA} = \frac{P}{R_B}.$$

Delta kolunun paydasına karşısındaki wye kolu gelir. "R_1 neredeydi?" diye ezberlemek yerine uç adlarıyla yazmak döndürülmüş şekillerde hata riskini azaltır.

1.9 Yeni defterdeki bridge network: 36 V örneği [K0571]



Üst node A, sol orta C, sağ orta B, alt node D olsun. $R_{AC} = 6$, $R_{AB} = 18$, $R_{BC} = 12$, $R_{CD} = 4$, $R_{BD} = 6$ kΩ. Devreye series 5 kΩ ve 36 V source bağlıdır. Üstteki A–B–C delta'sı için toplam 36 kΩ:

$$R_A = 6 \cdot 18/36 = 3, \quad R_C = 6 \cdot 12/36 = 2, \quad R_B = 18 \cdot 12/36 = 6 \quad (\text{k}\Omega).$$

Merkezden D'ye sol yol $2 + 4 = 6$, sağ yol $6 + 6 = 12$ kΩ; paralelleri 4 kΩ. Toplam $3 + 4 + 5 = 12$ kΩ ve source current $36/12 = 3$ mA. İki iç yolun voltage'ı $3 \cdot 4 = 12$ V; branch current'ları 2 mA ve 1 mA. Wye dönüşümünden sonraki iç current'lar, özgün delta'nın ayrı kol current'larıyla aynı olmak zorunda değildir; yalnızca dış terminallerde eşdeğerlik korunur.

1.10 Reduction yapamadığında ne yapmalısın?

Bridge'in orta resistor'ını görmezden gelmek genellikle yanlıştır. Denge koşulu $R_{AC}/R_{CD} = R_{AB}/R_{BD}$ ise orta node'ların voltage'ları eşit olur ve orta branch current sıfır çıkar. K0571 örneğinde $6/4 \neq 18/6$; dolayısıyla dengeli bridge değildir. Delta–wye uygula veya Nodal Analysis'e geç.

Her sadeleştirme adımından sonra küçük bir eşdeğer çizim yap. Sonra source current'ı bulup voltage ve current değerlerini geriye doğru aç. Son kontrolde equivalent resistance'ın sınırlarını, KCL'yi ve power balance'ı kullan.

Kendini sına

1) $3 \parallel 6$ kΩ nedir? 2) 9 mA bu gruba girerse 3 kΩ current'ı kaçtır? 3) Her kolu 9 Ω olan delta'nın wye kolları? 4) $R_1 = R_2 = 10$ kΩ divider'a 10 kΩ load eklenirse V_o/V_s?

Çözüm

1) 2 kΩ. 2) $9 \cdot 6/(3+6) = 6$ mA. 3) Her wye kolu $81/27 = 3\Omega$. 4) Alt equivalent 5 kΩ; oran $5/(10+5) = 1/3$. Unloaded oran $1/2$ idi.